SYNCHRONOUS MULTIPLICATION CLOCK SIGNAL GENERATION CIRCUIT

Patent Number:

JP2000059183

Publication date:

2000-02-25

Inventor(s):

HONDO MIKIO

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

JP2000059183

Application Number: JP19980221553 19980805

Priority Number(s):

IPC Classification:

H03K5/00; G06F1/06; H03K5/135; H03K5/15; H03L7/18

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce the phase errors of the output signals of a synchronous multiplication clock generation circuit for outputting frequency multiplication signals synchronized with reference clock signals.

SOLUTION: This synchronous multiplication clock signal generation circuit 1500 is provided with serially connected plural delay lines, a phase comparator 110 for comparing the phases of the output of the delay line of a final stage and reference signals, a counter 120 and a delay control circuit for generating control count signals corresponding to a phase compared result and a decoding circuit 140 for setting the delay time of the respective delay lines corresponding to the control count signals. The control count signals are provided with common count data set in common to the respective delay lines and auxiliary count data for independently setting the delay time of the respective delay lines.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 許出額公開番号 特開2000-59183 (P2000-59183A)

(43)公開日 平成12年2月25日(2000.2.25)


| (51) Int.Cl. ⁷ H03K 5/00 G06F 1/00 | | | き)*4~ヒワ~テ M 00\d |)考) |
|---|----------------------|--------------|-----------------------|-----|
| G06F 1/0 | | | | |
| • | 6 | - | - / | |
| | 3 | t t | 5/135 | |
| H03K 5/13 | 35 | G06F 1 | 1/04 3 1 2 A | |
| 5/15 | | H03K | 5/15 G | |
| HO3L 7/18 | 3 | HO3L 7 | 7/18 Z | |
| | | 农航查審 | 未請求 請求項の数10 OL (全 13 | 頁) |
| (21)出職番号 | 特膜平10-22155 3 | (71)出願人 | 000006013 三菱電機株式会社 | |
| (22) 出顧日 | 平成10年8月5日(1998.8.5) | (72)発明者 | 東京都千代田区丸の内二丁目2番3号 | |
| | | | | |
| | | (1.57,55,71 | 東京都千代田区丸の内二丁目2番3号 | Ξ |
| | | { | 養電機株式会社内 | _ |
| | | (74)代理人 | | |
| | | (, 2) (4-22) | 弁理士 深見 久郎 (外3名) | |

(54) 【発明の名称】 同期遺俗クロック信号生成回路

(57) 【要約】

【課題】 基準クロック信号に同期した周被数通倍信号を出力する同期通倍クロック信号生成回路の出力信号の位相誤差を低減する。

【解決手段】 本定明の問期避倍クロック信号生成回路は、直列に接続された複数のディレイラインと、最終段のディレイラインの出力と基準信号との位相比較を行なう位相比較器 1 1 0 と、位相比較結果に応じて制御力ウント信号を生成するカウンタ 1 2 0 および遅延制御回路 1 3 0 と、制御カウント信号に応じて各ディレイライン、の遅延時間を設定するデコード回路とを備える。制御カウント信号は、各ディレイラインに対して共通に設定される共通カウントデータと、各ディレイラインの遅延時間を独立に設定するための補助カウントデータとを含む。



【特許請求の範囲】

【請求項1】 基準クロック個号に同期した運俗周波数 個号を出力する同期運倫クロック個号生成回路であっ ア

前記基準クロック信号に同期した信号を出力するための 同期遅延手段を備え、

前記同期遅延手段は、

互いに直列に接続され、設定された遅延時間に応じて入 力信号を遅延して出力する第1複数個の遅延手段を含 み、

前記基準クロック信号と前記同期遅延手段の出力である 帰還信号との位相差を比較する位相比較手段と、

前配位相比較手段により検出された位相誤差に基づいて、前配位相誤差を補償するための補償制御量を第1複数個の遅延手段の各々に分散して分配し、前記同期遅延手段の遅延盤を制御する遅延制御手段と、

前記第1複数個の遅延手段の出力を受けて、避倍周波数の信号を生成する遺倍手段とをさらに備える、同期遺倍 クロック信号生成回路。

【請求項2】 前記逓倍手段の出力信号を受けて、前記基準クロック信号と前記逓倍手段の出力信号との位相差を検出し、前記基準クロック信号に問期した逓倍周波数信号を生成する位相差補正手段をさらに備える、請求項1記載の同期避倍クロック信号生成即路。

【請求項3】 前記第1複数個の遅延手段の各々は、 入力信号を単位遅延時間分遅延して出力する、互いに直列に接続された第2複数個の単位遅延手段を含み、前記第1複数個の遅延手段の各々に対応して設けられ、前起遅延制御手段の指示に応じて前記第2複数個の単位遅延手段を選択して活性化する第1複数個のデコード手段をさらに備える、請求項1または2記載の同期逓倍クロック信号生成回路。

【請求項4】 前記遅延制御手段は、

前記補償制御量の前記選延手段の各々に対する分配盤の うち、前記第1複数個の選延手段に対して共通に割り当 てられる共通分配値に対応する共通カウントデータと、 前記第1複数個の選延手段の一部に対して分散して割り 当てられ、前記遅延時間を前記共通カウントデータによって設定される前記遅延時間から前記単位遅延時間から 加させる補助カウント信号とを生成する、請求項3配載 の同期避倍クロック信号に成回路。

【請求項5】 前記遅延制御手段は、

前記補機制御量の前記選延手段の各々に対する分配量の うち、前記第1複数個の遅延手段に対して共通に割り当 てられる共通分配値に対応する個数の前記単位選延手段 を、前記選延手段の各々において活性化し、かつ、前記 遅延手段のうち予め定められた優先順位にしたがって関 次選択される遅延手段ごとに、1つの前記単位遅延手段 をさらに活性化することで前記岡期遅延手段の遅延量を 制御し、 前記優先順位は、前記順次選択される選延手段が分散して分布するように定められる、請求項3記載の同期選倍クロック借号生成風路。

【請求項6】 的記遅延制御手段は、

的記第1複数個は、2 Mであり、前記単位遅延時間に 相当する前記遅延手段の単位制御盤により、前記補償制 御盤を[(前記単位制御報)×2] に対する剰余Qで 表現する場合、前記補償制御器が

[(前記単位制御敷)×2*]×P+Q

(P, Q:0以上の整数) であるときに、

- () 1番目のステップにおいて、前記補償制御盤のうち、[(前記単位制御盤)×P]で表される共遊補償盤を各角記遅延手段に割り当て、
- 11)各」番目のステップにおいて、前記剰余Qに応じて、前記遅延手段の一部に前記共通補償量に追加して単位制御量を割り当てる処理を、第1番~第2⁶番の前記遅延手段を含む2¹ 個のグループに分け、前記2¹ 個のグループの先頭の遅延手段のうち、(J-1)番目のステップまでに前記追加した単位制御量を未だ割り当てられていない遅延手段に、前記剰余Q分の割り当てが完了するまでステップを繰り返すことに相当する割り当て処理方法により行う、請求項3記載の問期通信クロック信号生成回路。

【請求項7】 前記第1複数個の遅延手段の各々は、入力信号を単位遅延時間分遅延して出力する、互いに直列に接続された第2複数個の単位遅延手段を含み、

前紀第1複数個の遅延手段の各々に対応して設けられ、 前記遅延手段の出力をさらに単位遅延時間分遅延させる 前記第1複数個の補助遅延手段をさらに構える、請求項 1または2記載の同期逓倍クロック信号生成回路。

【請求項8】 的記遅延制御手段は、

前配補償制御量の前配遅延手段の各々に対する分配量の うち、前配第1複数個の遅延手段に対して共通に割り当 てられる共通分配値に対応する共通カウントデータを生 成する共通カウントデータ生成回路と、

前記第1複数個の補助遅延手段の…部を分散して活性化 させる前記補助力ウント信母生成回路とを含む、請求項 7記載の间期避倍クロック信号生成回路。

【請求項9】 前記遅延制御手段は、

前記補償制御量の前紀遅延手段の各々に対する分配量の うち、前記第1複数關の遅延手段に対して共通に割り当 てられる共通分配値に対応する個数の前記単位遅延手段 を、前記遅延手段の各々において活性化し、かつ、前記 遅延手段のうち予め定められた優先順位にしたがって順 次選択される遅延手段ごとに、前記補助遅延手段をさら に活性化することで前記同期遅延手段の遅延量を制御 し、

前記優先順位は、前記順次選択される遅延手段が分散して分布するように定められる、請求項7記載の同期選倍クロック信号生成回路。

【請求項10】 前記遅延制御手段は、

前記第1複数額は、2 [®] 個であり、前記単位遅延時間に 相当する前記遅延手段の単位制御量により、前記補償制 御盤を〔(前記単位制御盤)×2 [®]] に対する剰余Qで 表現する場合、前記補償制御数が

[(前記单位制御盤)×2*]×P+Q

(P. Q:0以上の整数)であるときに、

i) 1 番目のステップにおいて、前記補償制御盤のうち、 [(前記単位制御量) × P] で表される共通補償量を各前記遅延手段に割り当て、

11)各」番目のステップにおいて、前紀判余Qに応じて、前記補助遅延手段の一部を選択的に活性化する処理を、第1番〜第2 番の前記遅延手段を2 1 個ずつの遅延手段を含む2 個のグループに分け、前記2 個のグループの先頭の遅延手段に対応する補助遅延手段のうち(j-1)番目のステップまでに未だ活性化されていない補助遅延手段に、前記剰余Q分の割り当てが完了するまでステップを繰り返すことに相当する処理方法により行う、請求項7記載の問期遺倍クロック信号生成回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、基準クロックに 同期した運倍周波数の信号を出力する同期通倍クロック 信号生成回路の構成に関するものである。

[0002]

【従来の技術】外部より与えられた基準クロック信号に同期した進倍周波数信号を得る手段として、いわゆるフェーズロックドループ回路(以下PLL回路という)が知られている。このPLL回路を、たとえば半導体集積回路装置の内部クロック信号の供給用として使用する場合に、集積回路へ搭載した場合のノイズ等の問題を回避するために、上記PLL回路をデジタル楽子によって構成するデジタルPLL回路に採用される両期選倍クロック信号生成回路の技術が知られている。

【0003】たとえば、特勝平9-74339号公報に、複数のディジタル遅延開路(以下、ディレイラインという)を用いる問期避倍クロック信号生成開路の構成の…例が開示されている。

【0004】図11は、特開平9-74339号公報に開示された従来の技術の同期避倍クロック信号生成回路2000の全体構成を示す図である。

【0005】図11を参照して、同期通俗クロック信号生成回路2000は、信号を設定された選延時間に対応して選延して出力するディレイラインDL1~4と、入力信号の位相を比較し比較結果に応じたアップダウン信号(U/D信号)を出力する位相比較器PDと、アップダウン信号(U/D信号)を受けてディレイラインDL1~4の遅延時間を制御するディレイ選択信号SLを出力するディレイライン側御回路DLCと、基準クロック

信号CLKinとディレイラインDL1~いし3の出力を受けて出力信号CLKoutを生成するバルス生成回路PGとを備える。

【0006】ディレイラインDL1~4は、延いに直接に接続され、ディレイラインDL1は、基準クロック信号CLK1nを受けて遅延信号CLBを受けて遅延信号CLCを出力する。次にディレイラインDL2は信号CLBを受けて遅延信号CLCを出力する。関様に、ディレイラインDL3、DL4も前段のディレイラインの出力信号を受けてさらに遅延させる。

【0008】図12は、ディレイラインD1.1~4の構 成をより詳細に示す図である。図12を参照して、ディ レイラインDL1~4の各々は、入力端子INと、出力 端子OUTと、単位遅延素子U0~U15を備える。単 位遅延楽子UO~U15の各々は、第1入力端子Aと第 2入力端子Bと出力端子Cとディレイ選択端子SEL0 ~SEL15と接続される制御端子Dとを含む。信号入 力端子INは、単位遅延素子U0~U15の各々の第1 入力端子Aと共通に接続される。単位遅延素子U15の 第2入力端子Bは接地される。単位遅延案子U15の出 カ端子Cは、次段の図示しない単位遅延索子の第2入力 端子Bと接続される。順次同様の接続がなされ、単位選 延案子U4の出力端子Cは単位遅延素子U3の第2入力 端子Bと接続される。すなわち、単位遅延素子U15~ U0は適列に接続され、単位遅延素子U0の出力端子が ディレイラインの出力端子〇UTと接続される。

【0009】また、単位選延案子U0~U15の各側御 端子Dは、ディレイ選択信号SLが入力されるディレイ 選択端子SEL0~SEL15と各々接続される。ディレイ選択信号SLに応じて、ディレイ選択端子SEL0~SEL15のうちの1つが選択される。選択されたディレイ選択端子を含む単位遅延案子は、入力端子INと接続された第1入力端子Aより入力信号を取込み、単位 遅延時間 d だけ遅延された信号を出力端子Cに出力する。出力端子Cの出力は次段の単位遅延素子の入力として与えられ、以降順次単位遅延時間 d ずつ遅延された信号が伝達される。

【0010】以上の動作により、ディレイ選択信号SL に応じたディレイ選択端子の選択によって、ディレイラ インの遅延時間を単位遅延時間はずつ段階的に変化させ ることができる。

【0011】再び図11を参照して、位相比較器PDは、基準クロック信号CLKinとディレイ選択信号SLの変化に応じてディレイラインDL4の出力として得られるD0をフィードバック信号として受ける。位相比較器PDは、基準クロック信号CLKinの立上がりタイミングにおける信号D0の論理レベルに対応したアップダウン信号U/Dをディレイライン制御回路DLCに出力する。

【0012】図13は、ディレイライン制御風路DLCの構成を詳細に示す図である。図13を参照して、ディレイライン制御風路DLCは、アップダウンカウンタリDCとデコーダ圏路DACとを備える。アップダウンカウンタUDCは、位相比較器PDよりアップダウン借りU/Dを受けるUDI端子と、クロック信号CLKinを受けるCK端子と、リセット信号RSTを受けるRS端子とを含む。アップダウンカウンタUDCは、アップダウン情号U/Dに応じて4ビットの信号であるカウントデータUD(0~3)を生成する。アップダウンカウントリDCは、リセット信号RSTの活性化に応じて、カウントデータUDを初期化する。以降は、クロック信号CLKinに同期してアップダウン信号U/Dの状態をカウントデータUD(0~3)に反映する。

【0013】デコーダ回路DECは、カウントデータUD(0~3)に応じてディレイ選択端子SEL0~SEL15を択…的に選択して活性化する。

【0014】すなわち、位相比較器PDにおける位相比較結果に応じたディレイ選択係母SLによってディレイラインDL1~4に対して共通の遅延時間Tdが設定され、これに応じて得られる倍号D0がさらにフィードバックされる。このフィードバックループの形成により、D0と基準クロック信号CLK1nとは位相が同期した状態でロックする。ロック状態においては、各ディレイラインの共通選延時間Tdは基準クロック信号CLK1nとで、とディレイラインDL1~3の出力であるCLA~CLCとを、EX-ORゲートEO1~EO3を備えるバルス生成関路PGに与えることによって、EX-ORゲートEO3の出力として基準クロック信号CLK1nと同期した4通倍信号である出力信号CLK0u1が得られる。

【0015】図14は、基準クロック信号CLK1nを2分周回路FAによって分周した後に、周波数通倍を行なう同期通倍クロック信号生成回路2100の構成を示すものである。2分周回路FAを設けることにより、同期通倍クロック信号生成回路2100は、基準クロック信号CLK1nのデューティ比に関係なくデューティ比が50%のクロックCLAを基準としてPLし回路を動作させることができる。外部から与えられる基準クロックのデューティ比が50%でない場合に発生する問題に

対処するために、一般的にこの2分周回路FAを前段に 有する同期避倍クロック借号生成回路2100の構成が とられる。

[0016]

【発明が解決しようとする課題】しかしながら、同期近倍クロック信号生成回路においては、ディレイラインD L 1~4の遅延時間を単位遅延時間 d ずつ段階的にしか設定することができない。このため、ロック時に得られる出力信号と理想的な通俗信号との間には、A/D変換時の量子化誤差に相当する単位遅延時間 d 以下の位相誤差が、同期通倍クロック信号生成回路の本質的な問題として存在する。

【0017】特に、従来の技術の問期選俗クロック信号 生成回路の構成においては、位相比較器PDにおけるフィードバック信号D0と基準信号との比較結果に応じて 設定されるディレイ選択信号SLを各ディレイラインD し1~4に共通の制御信号として用いるため、ディレイ ライン全体での位相調整は4 d ずつ段階的にしか行なう ことができないため、出力運俗信号と理想的な遥俗周波 数信号との位相觀整は大きい値となる。

【0018】この発明の目的は、上記のような課題を解決するためになされたものであって、その目的は、より位相誤差の小さい周波数選俗信号を得ることができる同期避倍クロック信号生成回路の構成を提供することである。

[0019]

【課題を解決するための手段】請求項1記載の問期避倍クロック信号生成問路は、基準クロック信号に問期した通倍周波数信号を出力する問期避倍クロック信号生成問路であって、基準クロック信号に同期した信号を出力するための同期遅延手段を備え、同期遅延手段は、近いに直列に接続され、設定された遅延時間に応じて入力信号を遅延して出力する第1複数個の遅延手段を含み、基準クロック信号と同期遅延手段の出力である帰避信号との位相洗を比較する位相比較手段と、位相比較手段により位相洗を比較する位相比較手段と、位相以差を補償するための補償制御量を第1複数個の遅延手段の各々に分散して分配し、問期遅延手段の遅延量を制御する遅延制御手段と、第1複数個の遅延手段の出力を受けて、逓倍周波数の信号を生成する避倍手段とをさらに備える。

【0020】請求項2記載の同期通倍クロック信号生成 回路は、請求項1記載の同期通倍クロック信号生成回路 であって、連倍手段の出力信号を受けて、基準クロック 信号と通倍手段の出力信号との位相差を検出し、基準クロック信号に同期した通倍周波数信号を生成する位相差 補正手段をさらに備える。

【0021】 請求項3記載の同期選倍クロック信号生成 回路は、請求項1または2記載の同期選倍クロック信号 生成回路であって、第1複数個の遅延手段の各々は、入 力信号を単位遅延時間分遅延して出力する、互いに直列 に接続された第2 複数個の単位遅延手段を含み、第1 複数個の遅延手段の各々に対応して設けられ、遅延制御手段の指示に応じて第2 複数個の単位遅延手段を選択して活性化する第1 複数個のデコード手段をさらに備える。

【0022】請求項4記載の同期逓倍クロック信号生成回路は、請求項3記載の同期逓倍クロック信号生成回路であって、遅延制御手段は、補償制御量の遅延手段の各々に対する分配盤のうち、第1複数個の遅延手段に対して共通に割り当てられる共通分配値に対応する共通力ウントデータと、第1複数個の遅延手段の一部に対して分散して割り当てられ、遅延時間を共通カウントデータによって設定される遅延時間から単位遅延時間分増加させる補助カウント信号とを生成する。

【0023】 請求項5記載の闿期避倍クロック信号生成 回路は、請求項3記載の闿期避倍クロック信号生成回路 であって、遅延制御手段は、補償制御量の遅延手段の各 々に対する分配量のうち、第1複数個の遅延手段に対し て共通に割り当てられる共通分配値に対応する個数の単 位遅延手段を、遅延手段の各々において活性化し、か つ、遅延手段のうち予め定められた優先順位にしたがっ で順次選択される遅延手段ごとに、1つの単位遅延手段 をさらに活性化することで間期遅延手段の遅延銀を制御 し、優先順位は、順次選択される遅延手段が分散して分 布するように定められる。

【0024】請求項6記載の問期避倍クロック信号生成問路は、請求項3記載の問期避倍クロック信号生成問路であって、遅延制御手段において、第1複数個は、2 M 個であり、単位遅延時間に相当する遅延手段の単位制御量により、補償制御量を【(単位制御量)×2 M] に対する剰余Qで表現する場合、補償制御量が、【(単位制御量)×2 M]×P+Q, (P,Q:0以上の整数)であるときに、

i) 1番目のステップにおいて、補償制御難のうち、 [(単位制御量)×P]で表される共通補償額を各選延 手段に割り当て、

1 i) 各 j 番目のステップにおいて、剰余Qに応じて、遅延手段の一部に共通補償量に追加して単位制御量を割り当てる処理を、第 1 番~第 2 [®] 番の遅延手段を 2 ^{® i} 個 ずつの遅延手段を含む 2 ¹ 個のグルーブに分け、 2 ⁱ 個のグルーブの先頭の遅延手段のうち、 (j-1) 番目のステップまでに追加した単位制御量を未だ割り当てられていない遅延手段に、剰余Q分の割り当てが完了するまでステップを繰り返すことに相当する割り当て処理方法により行う。

【0025】請求項7記載の同期通倍クロック信号生成 回路は、請求項1または2記載の同期通倍クロック信号 生成回路であって、第1複数個の遅延手段の各々は、入 力信号を単位遅延時間分遅延して出力する、至いに直列 に接続された第2複数個の単位遅延手段を含み、第1複 数個の遅延手段の各々に対応して設けられ、遅延手段の 出力をさらに単位遅延時間分遅延させる第1複数個の補助遅延手段をさらに備える。

【0026】請求項8記載の問期避倍クロック信号生成 回路は、請求項7記載の問期避倍クロック信号生成回路 であって、遅延制御手段は、補償制御量の遅延手段の各 々に対する分配量のうち、第1複数個の遅延手段に対し て共通に割り当てられる共通分配値に対応する共通力ウントデータを生成する共通カウントデータ生成回路と、 第1複数個の補助遅延手段の一部を分散して活性化させ る補助カウント信号生成回路とを含む。

【0027】請求項9記載の問期通俗クロック信号生成 国路は、請求項7記載の問期通俗クロック信号生成回路 であって、選延制御手段は、補償制御量の選延手段の各 々に対する分配量のうち、第1複数個の遅延手段に対し て共通に割り当てられる共通分配値に対応する個数の単位遅延手段を、遅延手段の各々において活性化し、か つ、遅延手段のうち予め定められた優先順位にしたがっ て順次選択される遅延手段ごとに、補助遅延手段をさら に活性化することで同期遅延手段の遅延盤を制御し、優 先順位は、順次選択される遅延手段が分散して分布する ように定められる。

【0028】請求項10記載の同期逓倍クロック信号生成回路は、請求項7記載の同期逓倍クロック信号生成回路であって、遅延制御手段は、第1複数個は、2 [®] 個であり、単位避延時間に相当する選延手段の単位制御盤により、補償制御景を [(単位制御盤)×2 [®]] に対する剰余Qで表現する場合、補償制御器が、 [(単位制御盤)×2 [®]] ×P+Q, (P,Q:0以上の整数)であるとまた。

i) 1番目のステップにおいて、補償制御量のうち、 【(単位制御量) × P】で表される共通補償量を各遅延 手段に割り当て、

[0029]

【発明の実施の形態】 [実施の形態1] 図1は、本発明の実施の形態1の同期週倍クロック個号生成回路1000の全体構成を示す図である。

【0030】図1を参照して、同期通倍クロック信号生成回路1000は基準クロック信号(以下、基準CLKという)を受けて基準クロック信号を2分周して得られる参照クロック信号(以下、REF信号という)を出力する分周部10と、REF信号を受けてこれに同期した周波数通信信号を出力する周波数通信部100と、周波

数遜倍部100の出力である避倍信号とREF信号とを受けて両者の位相を調整する位相調整部200とを備える。同期避倍クロック信号生成回路1000は、基準クロック信号を受けてこれに同期した周波数避倍信号を出力CLK信号として得る回路である。

【0031】図2は、本発明の実施の形態1の問期通倍クロック信号生成回路1000の構成および動作を説明するために、図1の具体的な構成例の一つとして示される関期通俗クロック信号生成回路1500の詳細な構成を説明するためのブロック図である。

【0032】図2には、1つの2分周回路と4つのディレイラインとを備えた、与えられた基準CLKに対して2 運傍された出力CLK信号を得るための同期通倍クロック信号生成回路1500の構成が示されている。

【0033】 図2を参照して、 岡期通俗クロック信号生成 回路1500の分周部10は1個の2分周回路11を含む。2分周回路11の出力であるREF信号は、 頻波数 週倍部100および位相調整部200に伝達される。

【0034】 周波数 通信部100は、REF信号とフィードバック信号の位相を比較し比較結果に応じたアップカウント信号もしくはダウンカウント信号を生成する位相比較器110と、位相比較器110よりカウントアップ信号もしくはカウントダウン信号を受けてこれらをカウントするカウンタ120と、カウンタ120のカウント結果を受けてディレイラインDLーA1~DLーA4の遅延時間を設定するために、ディレイラインDLーA1~DLーA41~DLーA4に対して共通に設けられたデコード囲路140とを備える。

【0035】さらに、周波数通俗部100は、互いに直列に接続された4個のディレイラインDL-A1~DL-A4と、REF信号およびディレイラインDL-A1~DL-A3の出力を受けて参照クロック信号の4週倍信号であるCLK-out信号を生成する通倍パルス生成回路150と、ディレイラインDL-A4の出力を反転して位相比較器110にフィードバック信号として伝達するインバータ160とを備える。

【0036】位相比較器110は、図11の従来の技術の問期逓倍クロック借号生成風路2000と同様に基準となるREF信号とフィードバック信号として与えられる最終段のディレイラインDL-A4の出力の反転信号/DL4との位相を比較場110は、REF信号と信号/DL4との位相を比較し、これに応じたアップカウント信号もしくはダウンカウント信号を出力する。カウンタ120は、位相比較器110によって生成されるアップカウント信号もしくはダウンカウント信号を受けてこれらをカウントする。

【0037】ディレイラインDL-A1~DL-A4の それぞれは、従来の技術の岡期避倍クロック債時生成園 路2000と同様に16個の単位遅延素子を含み、デコート回路140の指令に応じて、入力された債時に対し でd~15dの避延時間(dは単位遅延時間)の遅延を付与して出力する。ディレイラインDし-A1~DL-A4は至いに改列に接続され、初段のDL-A1の入力としてはREF信号が与えられる。

【0039】次に、各部の借号の関係を図るによって説明する。図3は、基準CLK借号、REF信号、各ディレイラインの出力信号DL1~DL4および運信信号CLK-outの関係を示すための波形図である。

【0040】図3を参照して、外部より与えられた基準 クロック信号は、2分周されREF信号となる。参照ク ロック信号に対してTdだけ遅延した信号DL1がディ レイラインDL1の出力として生成される。同様に、D L1からTdだけ遅延した信号DL2がディレイライン DL-A2の出力として得られる。同様に順次信号DL 3および信号DL4が得られる。 最終段のディレイライ ンDL-A4の出力である信号DL4の反転信号/DL 4は、フィードバック信号として位相比較器110にお いてREF信号と比較される。この位相比較結果に応じ て各ディレイラインDL-A1~DL-A4の遅延時間 は順次変更され、最終的にはREF信号と信号/DL4 とが同期した状態でロックされる。この状態における参 照クロック信号REF、信号DL1~DL3を、たとえ ば図8に示すような3つのEX~OR回路からなる通信 パルス生成回路150に入力することによってREF信 号と同期した4通俗の信号であるCLK-outを得る ことができる。

【0041】 再び図2を参照して、生成された選倍信号 CLK-outは位相線整部200に伝達される。位相 調整部200は、選倍信号CLK-outを受けて指定された遅延時間だけ遅延を行なうディレイラインDL-B1の遅延時間を設定するデコード回路241と、ディレイラインDL-B1の出力信号と参照クロック信号REFとを受けて位相を比較する位相比較器210と、位相比較器210の位相比較結果に応じて出力されるカウントアップ信号もしくはカウントダウン信号に応じてこれをカウントし、カウントデータを生成するカウンタ220とを含む。

【0042】位相調整部200においては、位相比較器210においてREF信号と同期通信クロック信号生成 回路の出力CLK信号であるディレイラインDL-B1 の出力信号との位相比較を行なう。これにより、REF 信号の立上がりおよび立下がりすなわち基準クロック信 号の立上がりごとに基準クロック信号と出力信号との位 相誤差の調整が行なわれる。

【0043】図4は、同期遺俗クロック僧号生成回路 1500における基準クロック僧号CLK 1 nに対する理想遺俗信号と出力として得られるCLK out 信号との位相誤差を説明するための概念図である。

【0044】図4を参照して、基準クロック信号CLK inの半周期は2Tであり、理想避倍信号の半周期はT

【0045】 同期避倍クロック借料生成回路1500に おいては、基準クロックの1 周期ごとに位相調整部20 0によって位相誤発を最小化することができる。図3に おいては、理想的な場合として、基準クロック借号の立 ち上がりごとに位相誤差が解消されるケースにおける波 形図を記載している。

 $\{0046\}$ しかしながら、ディレイラインの選延時間はデジタル案子によって単位選延時間はの整数倍として段階的に設定される値であるため、一般的に、 $\{n-1\}$ dもしくはn+dと丁との差が、吸収することのできない位相誤差としてe (<d) として現われる。

【0047】同期避倍クロック信号生成回路1500においても、ディレイライン全体での位相調整は、従来の技術の同期避倍クロック信号生成回路2000と同様に4dを最小単位として段階的に行われる構成であるため、一旦発生した位相誤差eは、基準クロック信号の同一周期内においては、図3に示すように出力信号CLKoutの立ち上がり、立下がりタイミングごとに積算されて現われる。

【0048】図5は、本発明の実施の形態1の同期通俗 クロック信号生成回路1000の詳細な構成を示すプロック図である。

【0049】 同期避俗クロック信号生成回路1000 は、図4において説明した出力信号の立ち上がり、立下がりタイミングごとに現れる位相誤差の積算を抑制する ためのものである。

【0050】本発明の実施の形態1の同期通俗クロック係号生成回路1000は、カウンタ120のカウント結果を受けて、各ディレイラインDL-A1~DLA4の選延時間を独立に設定するための制御信号である制御カウント信号CNT#1~CNT#4を生成する選延制御回路130をさらに備える。

【0051】また、ディレイラインの選延時間を設定するデコード回路は、DL-A1~DL-A4に対応してそれぞれ設けられる。デコード回路141~144は、制御カウント信号CNT#1~CNT#4を受けてディレイラインDL-A1~DL-A4の遅延時間を設定する。

【0052】ディレイラインDL-A1~DL-A4のそれぞれは、実施の形態1の同期運倍クロック信号生成 関路1000と同様に16個の単位遅延案子を含み、デコード回路141~144の指令に応じて、入力された 借号に対してd~15dの遅延時間(dは単位遅延時間)の遅延を付与して出力する。

【0053】 位相比較器110は、上記の同期通倍クロック信号生成回路1500と同様に、REF信号と最終段のディレイラインDL-A4の出力信号DL4をインパータ160で反転して得られる信号/DL4との位相を比較し、これに応じたアップカウント信号もしくはダウンカウント信号を出力する。

【0054】カウンタ120は、位相比較器110によって生成されるアップカウント信号もしくはダウンカウント信号を受けてこれらをカウントするが、同期週倍クロック信号生成回路1500が4ピットのカウント信号によって4個のディレイラインに対して共通の制御信号を生成していたのに対して、本発明の実施の形態1においては、遅延時間をさらに詳細に制御するために、4個のディレイラインDLーA1~DLーA4の遅延時間を独立に設定するための2ピットの信号をカウントデータの上位4ピットをカウントデータの整数部と、カウントデータの下位2ピットをカウントデータの小数部と呼ぶ。

【0055】 同期避倍クロック信号生成回路1000においては、カウンタ120におけるカウントアップは最下位ピットすなわち小数第2位のピットを単位として行なわれる。遅延制御回路130は、カウンタ120から伝達されるカウントデータの整数部(4ピット)および小数部(2ピット)に応じて、ディレイ回路DLーA1~DLーA4のそれぞれの遅延時間を独立に設定するための制御カウント信号CNT#1~CNT#4を生成する。

【0056】基準CLK信号、REF信号、各ディレイラインの出力信号DL1~DL4および通信信号CLKーのutの関係について、図5で説明した同期通信クロック信号生成回路1500においては、REF信号~DL1~DL2~DL3~DL4の間の選延時間が共通の値(Td)であるのに対して、実施の形態1においては、これらの遅延時間がディレイラインごとに独立に設定されることが特徴である。

【0057】位相線整部200の構成および動作については、先に説明した同期趣倍クロック信号生成回路1500と同様である。

【0058】次に、ディレイラインDL-A1~DL-A4における遅延時間の設定について、カウンタ120におけるカウントの方法および遅延制御回路130の構成によって説明する。

【0059】上述したように、カウンタ120においては、4個のディレイラインの各々にに設定される16段

階 (1ピット) に可変な遅延時間を制御するためのカウントデータとして、小数部2ピットを拡張した合計6ピットの信号によりカウントを行なう。

[0.060] すなわち、カウントデータの下位2ピット Count[0] ~Count[1] はカウントデータの小数部を扱わし、Count[2] ~Count[m-1] はカウントデータの整数部を表わす。ここで加はカウントデータのピット数の合計を表わす(この例においてはm=6)。

【0061】ここで、カウントデータの整数部のピット数は、ディレイラインにおいて設定される遅延時間の段階数(すなわちディレイラインの各々が備える単位遅延察予の個数)に応じて決定すればよく、カウントデータの小数部のピット数は、ディレイラインの個数に応じて決定すればよい。

【0062】カウントデータの整数部および小数部に応じて各ディレイラインDL-A1~DL-A4の遅延時間を設定する制御カウント信号CNT#1~CNT#4が決定される。カウンタ120におけるカウントアップもしくはカウントダウンは、境小ビットであるCount [0]を単位として行なわれる。

【0063】各ディレイラインの遅延時間は、単位選延時間はを厳小単位として設定される。まず、カウントデータの整数部に対応して共通カウント借号GCNTが各ディレイラインに共通のデータとして設定される。一方で、カウントデータの小数部に対応して各ディレイラインに対して独立に設定される。補助カウント信号INC #1~INC #4 は、、出力信号の各エッジにおける位相誤差を均等に分散させることにより図3で指摘した位相誤差の徴算を抑制するために、カウントデータの小数部に対応した遅延時間を各ディレイラインに割り当てて設定するための制御信号である。

【0064】図6は、ディレイラインが4個鰡えられ、カウントデータの小数部が2ピットの情号である同期通 倍クロック信号生成回路1000におけるカウントデータの小数部Count [0]、Count [1]と補助カウント借号INC#1~INC#4との関係を示す図である。

【0065】図6を参照して、カウントデータの小数部(以下、(Count [0]、Count [1])と表記する)が(0,0)の場合には、補助カウント借号はいずれも0であり、制御カウント信号CNT#1~CNT#4は、カウントデータの整数部に対応する共通カウント信号GCNTに応じて各ディレイラインは共通の遅延時間が設定される。

【0066】カウントデータの小数部が(0,1)の場合は、補助カウント信号INC#1のみが1となり、ディレイラインDL-A1に対する遅延時間を設定する制御カウント信号CNT#1には、他のディレイラインの

遅延時間を設定するCNT#2~CNT#4より1大きい値が設定される。

.. . ..

【0067】カウントデータの小数部が(1,0)の場合は、(0,1)の場合に加えて、ディレイラインDLーA3の遅延時間を単位遅延時間分だけ増加させるために補助カウント信号INC#3が1となり、制御カウント信号CNT#1およびCNT#3はCNT#2およびCNT#4よりIだけ大きい低となる。カウントデータの小数部が(1,1)の場合は、対応して補助カウント信号INC#1、INC#2、INC#3が1だけ増加される。

【0068】より…般的には、ディレイラインを2 個 備えた同期選倍クロック倍 写生成 固路においては、単位 遅延時間 dに相当する各ディレイラインの単位制御量により、位相比較器によって検出される補償制御量を($d \times 2^n$)に対する剰余Qで表現する場合、補償制御量が($d \times 2^n$) $\times P + Q$ 。 (P、Q: 0以上の整数)であるときに、

1) 1 番目のステップにおいて、補償制御量のうち、 (d×2°)×Pで表される共通補償量を共通カウント 信号GCNTによって各ディレイラインに共通にに割り 当て、

11) 各1番目のステップにおいて、剰余Qに応じて、2 個のディレイラインの一部に共通補償嬢に追加して単位制御儀(単位遅延時間 d)を割り当てる処理を、第1番〜第2 番のディレイラインを 2 間 個ずつのディレイラインを含む 2 個のグループに分け、 2 個のグループの先頭のディレイラインのうち、 (j-1) 番目のステップまでに上記の追加した単位制御量を来だ割り当てられていないディレイラインに、剰余Q分の割り当てが完了するまでステップを繰り返すことに相当する割り当て処理方法を行なうことにより、出力保号の各エッジにおける位相觀差を均等に分散させることができる。

【0069】図7は、図4で説明したカウントデータの 整数部および小数部に対応した制御カウント信号CNT #1~CNT#4を得るための遅延制御回路130の具 体的な構成の一例である。

【0070】図7を参照して、選延制御回路130は、カウントデータの小数部を表わすCount [0] およびCount [1] を2入力とするORゲート131とANDゲート132とを含む。Count [m-1] ~Count [2] で表わされるカウントデータの整数部は共通カウント信号GCNTとして加算回路133~135に与えられる。

【0071】加算回路133は、共通カウント信号GCNTとORゲート131の出力である「NC#1とを加算して制御カウント信号CNT#1を生成する。同様に、加算回路134は、共通カウント信号GCNTとANDゲート132の出力である「NC#3とを加算して制御カウント信号CNT#2を生成する。同様に、加算

回路135は、共通カウント信号GCNTとカウントデータの小数部の上位ビットCount [1] であるINC#3とを加算して制御カウント信号CNT#3を生成する。カウントデータの小数部Count [0] およびCount [1] にかかわらずINC#4は常に0であるから、制御カウント信号CNT#4は共通カウント信号CNT#4は共通カウント信号GCNTと等しい。このように、カウンタ120で小数点以下のカウントを行ない、かつ、遅延制御回路130によって各ディレイラインの遅延時間を独立に設定することにより、従来の技術で問題となっていたロック時における出力信号と理想通倍信号の位相のずれを減少することができる。

【0072】図8は、たとえば、カウントデータの小数部が(1,0)の場合における同期避倍クロック僧号生成回路1000の出力信号と理想遵係信号との観差を説明するための波形図である。

【0073】図8を参照して、外部から入力される基準 CLK信号(半周期=2T)に対して理想運信信号(半 周期=T)が示される。この理想運倍信号に対する出力 信号の位相観差を考える。同期通倍クロック信号生成回 路1000においては、カウントデータの小数部が

(1、0)の場合、ディレイラインDL-A1およびDL-A3の遅延時間が、同期避倍クロック信号生成回路15()0と比較して単位遅延時間はだけ大きく設定される。

【0074】これにより、図8における理想通信債号と出力信号との位相誤差は、第1の立下がりエッジにおいて図4においてeであるのに対して | e - d | となり、第2の立上がりエッジにおいては図4の製差が2eであるのに対して | 2e - d | となり、第3の立下がりエッジにおいては図12における誤差が3eであるのに対し | 3e - 2d | となる。このように、遅延制御回路130によって位相誤差の積み重ねを拡散するように各ディレイラインの遅延時間を独立して設定することにより、出力信号の各エッジにおける位相誤差の積み重ねの問題を解消することができる。

【0075】[実施の形態2] 図9は、本発明の実施の 形態2の同期避倍クロック信号生成回路1100の構成 を示すプロック図である。

【0076】実施の形態2においては、補助ディレイラインSDL1~SDL4がディレイラインDL-A1~DL-A4のそれぞれに対応してさらに設けられる。補助ディレイラインSDL1~SDL4は、補助ディレイライン制御回路(以下、SDL制御回路という)170によって制御される。…方、ディレイラインDL-A1~DL-A4の運延時間は単…のデコード回路140によって共通に制御される。

【0077】カウンタ120は、実施の形態1の岡期逓 倍クロック信号生成回路1000と同様に、整数部4ビットおよび小数部2ビットのカウントを行なう。デコー ド回路140は、カウントデータの繋数部4ビットに対応してディレイラインDL-A1~DL-A4の遅延時間を設定する。

【0078】補助ディレイラインSDL1~SDL4は、ディレイラインDL-A1~DL-A4の出力に対して単位遅延時間はの遅延をさらに加算するための回路であって、カウントデータの小数部(2ビット)に応じてSDL制御回路170より出力される補助カウント倍号INC#1~INC#4によって制御される。カウントデータの小数部2ビットに対する補助カウント信号INC#1~#4の設定方法は図6に示す方法と同様である。

【0079】図10は、SDL制御回路170の具体的 な構成例を示す図である。図10を参照して、SDL制 御回路170は、カウントデータの小数部2ピットに相 当するCount [0] とCount [1] とを受けて 補助カウント個科INC#1~#4を生成する。SDL 制御風路170は、カウントデータの小数部に相当する 2ビットの信号を2入力とするORゲート176とAN Dゲート177とを含む。ORゲート176の出力は、 SDL 1を制御する補助カウント信号 INC # 1を生成 する。ANDゲート177の出力は、SDL2を制御す る補助カウント信号 INC #2となる。補助信号 INC #3は、小数部の上位ビットCount[1]に等し く、INC#4は常に0である。これにより、カウント データの小数部2ビットの信号に対応して図6に示す補 助力ウント借号INC#INC#4を得ることがで きる。

【0080】再び図9を参照して、岡期避倍クロック信号生成回路1100は、上述した点以外においては、同期避倍クロック信号生成回路1000と同様の動作を行なうものであり、同期避倍クロック信号生成回路1000と同様に位相誤差のより小さな同期した周波数通信信号を、より簡易な制御回路の構成によって得ることができる。

【0081】以上、本願発明の問期避倍周波数クロック 発生回路の構成について述べたが、本願発明の構成は、 実施の形態1および2において図5および図9で説明し た同期通倍周波数クロック発生回路1000、1100 に限られるものではない。

【0082】例えば、本願発明の構成を典型的なPLL (Phese-Locked-Loop) 関路もしくはDLL (Delay-Locked-Loop) 関路についても適用することができる。

【0083】より具体的には、例えば図5に示す同期近倍圏波数クロック発生同路1000をPLL同路へ適用する場合には、ディレイラインDL-A1への入力信号を基準クロックではなくインパータ160の出力とすることよって、インパータ160とディレイラインDL-A1~DL-A4とによって自励発振器を構成すればよい。

【0084】同様に、図5に示す問期通悟周波数クロック発生回路1000をDLL回路へ適用する場合には、ディレイラインを8個直列に接続し、そのうちの第1~第4番のディレイラインDL-A1~DL-A4については、図5と同じ構成とすればよく、第8番目のディレイラインの出力と基準信号とが位相比較器110によって比較される構成とすればよい。

【0085】 おお、今回開示された実施の形態は全ての点で何示であって、制限的なものではないと、考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0086]

【発明の効果】請求項1、2、3、4配載の同期運俗クロック信号生成回路は、各ディレイラインの遅延時間を独立して詳細に設定できるため、入力された基準クロック信号に対して位相誤差の小さい周波数運俗信号を得ることができる。

【0087】請求項5、6 記載の周期運係クロック信号 生成回路は、請求項3 記載の同期運係クロック信号生成 回路が奏する効果に加えて、基準クロックの同一周期内 の位相觀差を均等に分散させることにより、出力信号の 立ち上がり、立ち下がりエッジごとの位相誤差をさらに 低減することができる。

【0088】請求項7、8記載の周期逓倍クロック信号 生成回路は、請求項1または2記載の周期避倍クロック 信号生成回路が奏する効果を、より簡易な制御回路の構 成の下で享受することができる。

【0089】請求項9、10記載の同期通俗クロック信号生成回路は、請求項5または6記載の同期通俗クロック信号生成回路が奏する効果を、より簡易な制御回路の構成の下で享受することができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1の同期逓倍クロック信号生成回路1000の全体構成を示すプロック図である。

【図2】 本発明の実施の形態1の同期周波数避倍の具体的な構成例の一つとして示される同期避倍クロック信 特生成回路1500の構成を説明するためのブロック図である。 【図3】 同期通俗クロック信得生成回路 1500の各 部の信号の関係を示すための波形図である。

【図4】 同期避倍クロック信号生成回路 | 500 における理想適倍信号と出力信号との位相観差を説明するための被形図である。

【図5】 本発明の実施の形態1の同期通俗クロック信 特生成回路1000の詳細な構成を示すプロック図である。

【図6】 同期通信クロック信号生成回路 1000におけるカウントデータの小数部と補助カウント信号との対応を示す図である。

【図7】 遅延制御回路130の具体的な構成の…例を 示す既である。

【図8】 同期避倍クロック信号生成回路 | 000における理想避倍信号と出力信号との位相誤差を説明するための波形図である。

【図9】 本発明の実施の形態2の同期通信クロック信号生成回路1100の構成を示す回路図である。

【図10】 SDL制御図路170の構成の具体例を示す器である。

【図11】 従来の技術の飼期逓倍クロック信号生成回路2000の構成を示す図である。

【図12】 同期避倍クロック信号生成回路2000のディレイラインの詳細な構成を示す図である。

【図13】 同期逓倍クロック信号生成回路2000のディレイライン制御回路DLCの詳細な構成を示す図である。

【図14】 従来の技術の岡期避倍クロック信号生成函路2100の構成を示す図である。

【符号の説明】

10 分周部、11 2分周回路、100 周波数避倍部、110、210位相比較器、120、220 カウンタ、130 遅延網御回路、DL-A1~DL-A4、DL-B1 ディレイライン、141~144、241 デコード回路、150 避倍パルス生成回路、160 インパータ、200 位相調整部、131、176 ORゲート、132、177 ANDゲート、133~135 加算回路、170 SDL側御回路、200 位相調整部、SDL1~SDL4 補助ディレイライン。

